Modul 3 : Counter & Shift Register
HALAMAN UTAMA
[KEMBALI KE MENU SEBELUMNYA]
MODUL II
1. Merangkai dan menguji berbagai macam flip-flop.
1. Panel DL 2203C
Panel DL 2203C merupakan papan modul pelatihan utama (main experimental training board) buatan D'Lorenzo yang dirancang secara khusus untuk mendukung pelaksanaan praktikum elektronika digital di laboratorium. Papan sirkuit terpadu ini memuat berbagai macam blok fungsional digital yang tersusun secara terstruktur dan permanen, mulai dari gerbang logika dasar, aljabar Boolean, hingga rangkaian kombinasional yang kompleks.
Selain itu, panel ini juga mengintegrasikan berbagai modul lanjutan seperti encoder, decoder, multiplexer, dan demultiplexer dalam satu kesatuan sistem. Keberadaan panel DL 2203C sangat membantu mahasiswa dalam merangkai serta menguji karakteristik berbagai jenis Integrated Circuit (IC), baik yang berbasis teknologi TTL maupun CMOS, tanpa harus merakit komponen diskrit satu per satu di atas breadboard sehingga meminimalkan risiko kesalahan perkawatan (wiring error).
2. Panel DL 2203S
Panel DL 2203S berfungsi sebagai modul antarmuka (interface) masukan dan keluaran (input-output) yang bekerja secara langsung mendampingi panel utama DL 2203C selama praktikum berlangsung. Pada bagian masukan (input), panel ini dilengkapi dengan deretan sakelar atau tombol gesek yang merepresentasikan pemberian tingkat tegangan logika diskrit, yaitu logika 0 (LOW atau setara dengan tegangan 0V/Ground) dan logika 1 (HIGH atau setara dengan tegangan kerja +5V DC).
Sementara itu, pada bagian keluaran (output), panel ini menyediakan indikator visual berupa deretan lampu LED (Light Emitting Diode). Melalui kombinasi perangkat masukan dan keluaran ini, praktikan dapat dengan mudah memberikan berbagai variasi kombinasi input sesuai dengan tabel kebenaran dan langsung mengamati respons perubahan kondisi logika output secara visual secara real-time.
3. Panel DL 2203D
Panel DL 2203D merupakan salah satu modul perangkat keras penunjang utama dalam sistem D'Lorenzo yang dirancang khusus untuk mendistribusikan catu daya DC teratur (seperti tegangan standar +5V untuk IC logika TTL) ke seluruh modul eksperimen. Selain sebagai penyedia tegangan kerja yang stabil agar kompoen IC beroperasi aman tanpa risiko overvoltage, panel ini juga memuat fasilitas pembangkit sinyal pulsa (clock generator) serta tombol pemicu manual (pulse switch) untuk kebutuhan uji sinyal digital. Berperan sebagai pusat kontrol dan proteksi daya awal, panel DL 2203D memastikan seluruh aliran listrik menuju modul eksperimen terdistribusi dengan aman dan terstruktur selama praktikum berlangsung.
4. Jumper
Jumper adalah sekumpulan kabel penghubung pendek yang dirancang khusus dengan konektor pin kaku di kedua ujungnya untuk menghubungkan antarterminal pada modul praktikum. Kabel ini dibuat dengan material konduktor berkualitas tinggi yang memiliki resistansi sangat rendah guna memastikan arus listrik dan sinyal digital dapat mengalir tanpa mengalami pelemahan atau gangguan.
Dalam praktikum sistem digital, jumper memegang peranan yang sangat vital untuk mengonfigurasi jalur rangkaian secara fleksibel. Praktikan memanfaatkan kabel jumper ini untuk menyambungkan pin output dari suatu gerbang logika menuju pin input gerbang logika lainnya sesuai dengan diagram skema percobaan atau persamaan aljabar Boolean yang sedang diuji pada modul.
3.3 Dasar Teori 3.3.1 Counter Counter atau pencacah merupakan salah satu rangkaian logika sekuensial yang berfungsi menghasilkan urutan keadaan tertentu sebagai tanggapan terhadap pulsa masukan. Pulsa tersebut dapat berasal dari sinyal clock maupun sumber eksternal yang menghasilkan perubahan logika pada interval waktu tertentu. Berbeda dengan rangkaian logika kombinasional, counter memiliki kemampuan menyimpan keadaan sebelumnya sehingga keluaran yang dihasilkan bergantung pada kondisi masukan dan keadaan rangkaian saat itu. Dalam sistem elektronika digital, counter digunakan untuk menghitung jumlah kejadian, mengatur waktu, membagi frekuensi, serta mengendalikan urutan operasi suatu perangkat. Secara umum, counter tersusun atas beberapa flip-flop yang berfungsi sebagai elemen penyimpan informasi biner dan gerbang logika yang mengendalikan perpindahan keadaan. Setiap flip-flop dapat menyimpan satu bit informasi berupa logika 0 atau 1. Dengan menggunakan n buah flip-flop, counter biner mampu menghasilkan maksimum 2n keadaan berbeda. Sebagai contoh, counter 4-bit memiliki 16 kemungkinan keadaan yang dimulai dari 0000 hingga 1111. Jumlah keadaan dalam satu siklus pencacahan disebut modulus atau MOD. Counter MOD-10 menghasilkan sepuluh keadaan, sedangkan counter MOD-16 menghasilkan enam belas keadaan sebelum kembali ke kondisi awal. Berdasarkan arah pencacahannya, counter dapat dibedakan menjadi up counter dan down counter. Up counter melakukan pencacahan secara menaik, sedangkan down counter melakukan pencacahan secara menurun. Selain itu, berdasarkan metode pemberian sinyal clock kepada flip-flop penyusunnya, counter dibedakan menjadi dua jenis utama, yaitu counter asynchronous dan counter synchronous. Kedua jenis counter tersebut memiliki prinsip pencacahan yang serupa, tetapi berbeda dalam mekanisme perubahan keadaan keluaran dan karakteristik waktu propagasinya. 3.3.1.1 Counter Asynchronous Counter asynchronous merupakan rangkaian pencacah digital yang bekerja dengan memberikan sinyal clock secara langsung hanya kepada flip-flop pertama. Flip-flop berikutnya memperoleh sinyal pemicu dari keluaran flip-flop sebelumnya. Oleh karena itu, perubahan keadaan pada setiap flip-flop tidak terjadi secara bersamaan, melainkan berlangsung secara berurutan dari satu tahap menuju tahap berikutnya. Counter asynchronous juga dikenal sebagai serial counter atau ripple counter karena perubahan logika merambat melalui susunan flip-flop seperti gelombang. Pada counter asynchronous 4-bit, terdapat empat flip-flop yang menghasilkan keluaran QA, QB, QC, dan QD. Keluaran QA merupakan bit paling rendah atau Least Significant Bit (LSB), sedangkan QD merupakan bit paling tinggi atau Most Significant Bit (MSB). Dalam konfigurasi pencacahan biner, QA berubah keadaan setiap satu pulsa clock, QB berubah setiap dua pulsa, QC setiap empat pulsa, dan QD setiap delapan pulsa. Kombinasi perubahan tersebut menghasilkan urutan pencacahan biner dari 0000 hingga 1111 sebelum kembali ke keadaan awal. Karakteristik utama counter asynchronous adalah adanya waktu tunda propagasi atau propagation delay pada setiap tahap flip-flop. Ketika pulsa clock diberikan, flip-flop pertama akan berubah terlebih dahulu, kemudian perubahan tersebut memicu flip-flop kedua dan seterusnya. Akumulasi waktu tunda ini dapat menyebabkan keluaran sementara menunjukkan keadaan yang berbeda dari hasil pencacahan akhir. Semakin banyak flip-flop yang digunakan, semakin besar kemungkinan terjadinya keterlambatan perubahan keadaan secara keseluruhan. Keunggulan counter asynchronous terletak pada struktur rangkaiannya yang sederhana, penggunaan komponen yang relatif sedikit, serta kemudahan dalam perancangan. Namun, keterbatasan akibat waktu tunda propagasi menyebabkan rangkaian ini kurang sesuai untuk sistem yang membutuhkan pencacahan pada frekuensi sangat tinggi. Counter asynchronous banyak diterapkan pada pembagi frekuensi, penghitung pulsa sederhana, dan sistem digital yang tidak membutuhkan perubahan keluaran secara serempak. Gambar 3.1 Rangkaian Counter Asynchronous 3.3.1.2 Counter Synchronous Counter synchronous merupakan rangkaian pencacah digital yang menggunakan sinyal clock yang sama untuk seluruh flip-flop penyusunnya. Setiap flip-flop menerima pulsa clock secara bersamaan sehingga perubahan keadaan keluaran dipicu pada tepi clock aktif yang sama. Berbeda dengan counter asynchronous, perubahan keadaan pada counter synchronous tidak bergantung pada rambatan sinyal clock dari keluaran flip-flop sebelumnya. Kondisi tersebut memungkinkan proses pencacahan berlangsung dengan sinkronisasi waktu yang lebih baik. Prinsip kerja counter synchronous melibatkan gerbang logika kombinasional yang digunakan untuk menentukan kondisi perubahan setiap flip-flop. Gerbang logika tersebut mengatur apakah suatu flip-flop harus mempertahankan keadaan sebelumnya atau melakukan perubahan logika ketika pulsa clock aktif diterima. Pada pencacah biner 4-bit, perubahan bit keluaran mengikuti urutan bilangan biner yang telah ditentukan. Seluruh flip-flop menggunakan sumber clock yang sama, sedangkan rangkaian logika menentukan kombinasi keluaran pada setiap tahap pencacahan. Counter synchronous memiliki keunggulan berupa tidak adanya akumulasi waktu tunda propagasi antarflip-flop akibat perambatan clock. Meskipun setiap flip-flop tetap memiliki waktu tunda internal, seluruh perubahan keadaan dipicu oleh transisi clock yang sama. Hal ini memungkinkan counter synchronous bekerja pada frekuensi yang lebih tinggi dibandingkan counter asynchronous. Selain itu, proses sinkronisasi mempermudah integrasi rangkaian dengan perangkat digital lain yang menggunakan sistem pewaktuan bersama. Di sisi lain, counter synchronous membutuhkan rangkaian logika tambahan untuk mengatur kondisi perpindahan keadaan. Semakin banyak jumlah bit pencacahan, semakin kompleks pula rangkaian logika yang diperlukan. Meskipun demikian, penggunaan IC counter synchronous dapat menyederhanakan implementasi karena seluruh flip-flop dan rangkaian pengendali telah terintegrasi. Counter synchronous banyak digunakan pada sistem pengatur waktu, penghitung digital berkecepatan tinggi, pembagi frekuensi, dan sistem kendali sekuensial. Gambar 3.2 Rangkaian Counter Synchronous (4-bit) 3.3.1.3 Daftar IC Counter dan Konfigurasi Pin Integrated Circuit (IC) counter merupakan komponen elektronika digital yang mengintegrasikan sejumlah flip-flop dan gerbang logika dalam satu kemasan. IC counter dirancang untuk melakukan pencacahan pulsa secara otomatis berdasarkan konfigurasi internal yang telah ditentukan. Setiap IC memiliki karakteristik yang berbeda, meliputi jumlah bit, modulus pencacahan, metode pemberian clock, arah pencacahan, serta fasilitas pengendalian. Penggunaan IC counter mempermudah perancangan sistem digital karena tidak diperlukan penyusunan seluruh flip-flop dan gerbang logika secara terpisah. Konfigurasi pin IC counter umumnya terdiri atas pin catu daya, ground, masukan clock, keluaran biner, serta pin kontrol seperti reset, clear, enable, dan load. Pin clock berfungsi menerima pulsa pemicu, sedangkan pin keluaran menunjukkan hasil pencacahan dalam bentuk logika biner. Pin reset atau clear digunakan untuk mengembalikan keadaan pencacahan ke kondisi tertentu. Pada IC yang lebih kompleks, pin enable berfungsi mengaktifkan atau menghentikan pencacahan, sedangkan pin load memungkinkan data awal dimasukkan secara paralel. IC 74LS90 merupakan pencacah desimal asynchronous dengan modulus 10 yang menghasilkan urutan pencacahan dari 0000 hingga 1001. IC ini memiliki bagian pembagi frekuensi dua dan pembagi frekuensi lima yang dapat dihubungkan untuk membentuk pencacahan desimal. Pada konfigurasi BCD, keluaran QA dihubungkan ke masukan clock CKB. IC 74LS90 dilengkapi empat keluaran biner serta masukan kontrol untuk mengatur keadaan pencacahan. Komponen ini banyak digunakan pada jam digital, penghitung desimal, dan sistem tampilan angka. Gambar 3.3 IC 74LS90 (Decade Counter) IC 74LS93 merupakan pencacah biner asynchronous 4-bit dengan modulus 16 yang mampu menghitung dari 0000 hingga 1111. Rangkaian internal IC ini terdiri atas bagian pembagi frekuensi dua dan pembagi frekuensi delapan. Untuk memperoleh pencacahan biner 4-bit penuh, keluaran QA dihubungkan ke masukan clock CKB, sedangkan pulsa utama diberikan ke masukan clock tahap pertama. IC 74LS93 memiliki empat keluaran biner dan dua masukan reset yang digunakan untuk mengembalikan pencacahan menjadi nol. Gambar 3.4 IC 74LS93 (Binary Ripple Counter) IC 74LS161 merupakan pencacah biner synchronous 4-bit dengan modulus 16. Seluruh flip-flop internal menerima sinyal clock yang sama sehingga proses perubahan keadaan berlangsung secara sinkron. IC ini memiliki fasilitas enable, clear, dan parallel load untuk mengendalikan operasi pencacahan. Melalui fasilitas parallel load, pengguna dapat menentukan nilai awal pencacahan, sedangkan enable digunakan untuk mengatur apakah pencacahan dapat berlangsung. IC 74LS192 merupakan pencacah BCD synchronous yang dapat melakukan pencacahan naik maupun turun. IC ini mempunyai dua masukan clock terpisah untuk menentukan arah pencacahan, yaitu count-up dan count-down. Urutan pencacahannya menggunakan sepuluh keadaan BCD dari 0000 hingga 1001. IC 74LS192 banyak digunakan dalam sistem penghitung mundur, pengatur waktu, dan rangkaian pencacahan dua arah. IC CD4017 merupakan decade Johnson counter yang memiliki sepuluh keluaran terdekode, yaitu Q0 hingga Q9. Pada setiap pulsa clock aktif, satu keluaran berada pada kondisi HIGH secara bergantian. Setelah keluaran Q9 aktif, pulsa berikutnya mengembalikan kondisi aktif ke Q0. IC ini sering digunakan pada rangkaian running LED, pengendali urutan, dan sistem pemilihan keluaran digital. Sementara itu, IC CD4040 merupakan pencacah biner asynchronous dengan 12 tahap keluaran yang dapat digunakan sebagai pembagi frekuensi dan pencacah dengan jumlah keadaan yang besar. Daftar IC counter TTL dan CMOS yang umum digunakan dalam sistem digital dapat dilihat pada Tabel 3.1 berikut. Tabel 3.1 Daftar IC Counter TTL dan CMOS yang Umum Digunakan 3.3.1.4 Rangkaian Dalam IC Counter Rangkaian internal IC counter tersusun atas beberapa flip-flop yang terintegrasi dengan gerbang logika untuk mengendalikan urutan perpindahan keadaan pencacahan. Flip-flop berfungsi menyimpan informasi biner, sedangkan gerbang logika menentukan kondisi yang menyebabkan suatu flip-flop mempertahankan atau mengubah keadaan. Susunan internal tersebut dirancang berdasarkan jenis counter, jumlah bit, dan modulus pencacahan yang ingin dihasilkan. Pada IC counter asynchronous, flip-flop disusun secara bertingkat sehingga keluaran suatu flip-flop digunakan sebagai sinyal pemicu bagi flip-flop berikutnya. Mekanisme ini menyebabkan perubahan keadaan berlangsung secara berurutan dan menghasilkan waktu tunda propagasi. Contohnya terdapat pada IC 74LS90 dan 74LS93 yang menggunakan struktur ripple counter. Pada IC 74LS90, rangkaian internal dibagi menjadi bagian pencacah pembagi dua dan pembagi lima, sedangkan IC 74LS93 menggunakan bagian pembagi dua dan pembagi delapan. Pada IC counter synchronous, seluruh flip-flop menerima sinyal clock yang sama. Gerbang logika kombinasional menentukan kondisi perubahan setiap flip-flop berdasarkan keadaan keluaran sebelumnya. Contohnya adalah IC 74LS161 yang memiliki empat flip-flop dengan rangkaian logika pengendali untuk menghasilkan urutan pencacahan biner 4-bit. Penggunaan clock bersama memungkinkan perubahan keadaan berlangsung lebih terkoordinasi sehingga rangkaian dapat bekerja pada frekuensi yang lebih tinggi. Selain rangkaian pencacah utama, beberapa IC counter memiliki rangkaian tambahan berupa reset, enable, parallel load, dan carry. Rangkaian reset berfungsi mengembalikan kondisi pencacahan ke keadaan tertentu, sedangkan enable digunakan untuk mengizinkan atau menghentikan proses pencacahan. Parallel load memungkinkan data awal dimasukkan secara langsung, sementara keluaran carry dapat digunakan untuk menghubungkan beberapa IC counter menjadi rangkaian pencacahan bertingkat. Dengan memahami rangkaian internal IC counter, hubungan antara masukan clock, kondisi flip-flop, dan keluaran pencacahan dapat dianalisis secara lebih jelas. Pengetahuan ini juga membantu dalam menentukan penyebab kesalahan pencacahan, terutama ketika terjadi perubahan keluaran yang tidak sesuai dengan urutan biner yang diharapkan. Gambar 3.5 Rangkaian Dalam IC Counter 3.3.1.5 Tabel Kebenaran (Truth Table) IC Counter Tabel kebenaran counter merupakan tabel yang menunjukkan hubungan antara pulsa clock, keadaan keluaran saat ini, dan keadaan keluaran berikutnya. Berbeda dengan tabel kebenaran gerbang logika kombinasional, tabel kebenaran counter menggambarkan perubahan keadaan secara berurutan karena counter memiliki elemen penyimpan berupa flip-flop. Setiap pulsa clock aktif menyebabkan rangkaian berpindah menuju keadaan berikutnya sesuai dengan urutan pencacahan yang telah ditentukan. Pada counter biner, keluaran dinyatakan dalam bentuk kombinasi bit QA, QB, QC, dan QD. Kombinasi tersebut merepresentasikan nilai bilangan biner tertentu yang berubah mengikuti pulsa clock. Jumlah keadaan yang dapat dihasilkan bergantung pada modulus counter. Sebagai contoh, IC 74LS90 menghasilkan sepuluh keadaan pencacahan, sedangkan IC 74LS93 dan 74LS161 menghasilkan enam belas keadaan. IC 74LS90 merupakan decade counter yang menghasilkan urutan pencacahan BCD dari 0000 hingga 1001. Setelah mencapai nilai desimal 9, pulsa clock berikutnya mengembalikan keluaran menjadi 0000 sehingga proses pencacahan dapat berlangsung secara berulang. Urutan pencacahan IC 74LS90 ditunjukkan pada Tabel 3.2. Tabel 3.2 Tabel Kebenaran IC 74LS90 (MOD-10) Berdasarkan tabel tersebut, setiap pulsa clock menyebabkan perubahan kombinasi keluaran yang merepresentasikan pertambahan nilai desimal sebesar satu. Keluaran QA merupakan bit dengan perubahan paling cepat, sedangkan QD berubah pada keadaan tertentu sesuai urutan BCD. Setelah keadaan 1001 tercapai, rangkaian kembali ke 0000 karena IC 74LS90 dirancang sebagai pencacah MOD-10. IC 74LS93 dan 74LS161 merupakan counter biner 4-bit yang menghasilkan enam belas keadaan pencacahan. Kedua IC memiliki urutan keluaran yang sama, tetapi berbeda dalam metode pemberian clock. IC 74LS93 menggunakan sistem asynchronous, sedangkan IC 74LS161 menggunakan sistem synchronous. Urutan pencacahan kedua IC tersebut ditunjukkan pada Tabel 3.3. Tabel 3.3 Tabel Kebenaran IC 74LS93 dan 74LS161 (MOD-16) Berdasarkan Tabel 3.3, pencacahan dimulai dari 0000 dan meningkat secara berurutan hingga mencapai 1111. Setelah keadaan terakhir tercapai, pulsa clock berikutnya menyebabkan keluaran kembali ke 0000. Perubahan setiap bit mengikuti sistem bilangan biner, yaitu QA berubah setiap satu hitungan, QB setiap dua hitungan, QC setiap empat hitungan, dan QD setiap delapan hitungan. IC CD4017 memiliki karakteristik yang berbeda karena menggunakan pencacah Johnson dengan sepuluh keluaran terdekode. Pada setiap pulsa clock, hanya satu keluaran yang berada pada kondisi HIGH, sedangkan keluaran lainnya berada pada kondisi LOW. Keluaran aktif berpindah secara berurutan dari Q0 hingga Q9, kemudian kembali ke Q0. Urutan tersebut ditunjukkan pada Tabel 3.4. Tabel 3.4 Tabel Kebenaran IC CD4017 (Decade Johnson Counter) Tabel tersebut menunjukkan bahwa setiap pulsa clock menyebabkan perpindahan keluaran aktif menuju tahap berikutnya. Karakteristik ini memungkinkan IC CD4017 digunakan untuk mengendalikan beberapa perangkat secara bergantian tanpa memerlukan rangkaian dekoder biner tambahan. Contoh penerapannya adalah pengendalian LED berjalan dan sistem pengaturan urutan kerja perangkat digital. 3.3.1.6 Timing Diagram Counter Timing diagram counter merupakan representasi grafis yang menunjukkan hubungan antara sinyal clock dan perubahan level logika keluaran terhadap waktu. Diagram ini digunakan untuk mengamati urutan pencacahan, menentukan hubungan frekuensi antara sinyal masukan dan keluaran, serta memahami karakteristik perubahan keadaan pada setiap flip-flop. Sumbu horizontal pada timing diagram menunjukkan waktu, sedangkan masing-masing jalur gelombang menunjukkan kondisi logika HIGH dan LOW dari sinyal yang diamati. Pada counter biner 4-bit, sinyal clock berfungsi sebagai pemicu utama perubahan keadaan. Keluaran QA atau Q0 merupakan bit paling rendah yang berubah kondisi setiap satu pulsa clock aktif. Keluaran QB atau Q1 berubah setiap dua pulsa, QC atau Q2 setiap empat pulsa, sedangkan QD atau Q3 berubah setiap delapan pulsa. Dengan demikian, frekuensi masing-masing keluaran pada pencacah biner standar merupakan hasil pembagian frekuensi clock sebesar dua, empat, delapan, dan enam belas. Perubahan keadaan keluaran tersebut membentuk pola gelombang digital yang memiliki periode berbeda. Semakin tinggi posisi bit dalam urutan pencacahan, semakin rendah frekuensi perubahan keluarannya. Karakteristik ini menunjukkan bahwa counter tidak hanya dapat digunakan untuk menghitung pulsa, tetapi juga berfungsi sebagai pembagi frekuensi dalam sistem elektronika digital. Pada counter asynchronous, timing diagram memperlihatkan perubahan keluaran yang berlangsung secara bertahap akibat waktu tunda propagasi antarflip-flop. Sementara itu, pada counter synchronous, seluruh flip-flop dipicu oleh tepi clock yang sama sehingga perubahan keadaan lebih terkoordinasi. Dengan mengamati timing diagram, hubungan antara pulsa clock dan hasil pencacahan dapat dianalisis untuk memastikan bahwa rangkaian bekerja sesuai dengan tabel kebenaran. Gambar 3.6 Timing Diagram IC Counter 3.3.2 Shift Register Shift register atau register geser merupakan rangkaian logika sekuensial yang digunakan untuk menyimpan dan memindahkan data biner secara teratur berdasarkan pulsa clock. Rangkaian ini tersusun atas sejumlah flip-flop yang saling terhubung, dengan setiap flip-flop berfungsi menyimpan satu bit informasi. Ketika pulsa clock aktif diberikan, data yang tersimpan dapat bergeser dari satu flip-flop menuju flip-flop berikutnya sesuai dengan konfigurasi rangkaian. Oleh karena itu, shift register memiliki kemampuan melakukan penyimpanan sementara sekaligus pemindahan data dalam sistem digital. Prinsip dasar shift register didasarkan pada perpindahan posisi bit yang dikendalikan oleh sinyal clock. Data dapat dimasukkan secara serial maupun paralel, kemudian dikeluarkan dalam bentuk serial atau paralel sesuai jenis register yang digunakan. Pergeseran data dapat berlangsung ke kiri maupun ke kanan, bergantung pada hubungan antarflip-flop dan mode operasi yang dipilih. Kemampuan tersebut menjadikan shift register sebagai komponen penting dalam pengolahan dan komunikasi data digital. Berdasarkan metode pemasukan dan pengeluaran data, shift register dibedakan menjadi empat jenis utama. Serial In Serial Out (SISO) merupakan register yang menerima dan mengeluarkan data secara serial melalui satu jalur masukan dan satu jalur keluaran. Serial In Parallel Out (SIPO) menerima data secara serial dan menyediakan keluaran paralel dari masing-masing flip-flop. Parallel In Serial Out (PISO) menerima beberapa bit data secara bersamaan, kemudian mengeluarkannya satu per satu melalui jalur serial. Sementara itu, Parallel In Parallel Out (PIPO) memungkinkan data dimasukkan dan dikeluarkan secara paralel. Dalam penerapannya, shift register digunakan untuk mengubah format data serial menjadi paralel maupun sebaliknya. Selain itu, rangkaian ini digunakan pada sistem komunikasi digital, pengendalian tampilan LED, penyimpanan sementara, pemindahan data, dan berbagai sistem elektronika yang membutuhkan pengaturan urutan bit. Pemilihan jenis shift register bergantung pada kebutuhan jumlah bit, metode transfer data, serta kemampuan pengendalian yang diperlukan. 3.3.2.1 Daftar IC Shift Register dan Konfigurasi Pin IC shift register merupakan komponen elektronika digital yang mengintegrasikan beberapa flip-flop dan rangkaian pengendali dalam satu kemasan. Setiap IC memiliki karakteristik yang berbeda berdasarkan jumlah bit, metode pemasukan data, metode pengeluaran data, dan kemampuan pergeseran. Penggunaan IC shift register mempermudah perancangan rangkaian penyimpanan dan pemindahan data karena hubungan antarflip-flop telah tersedia secara internal. Konfigurasi pin IC shift register umumnya terdiri atas masukan clock, masukan data serial, masukan data paralel, keluaran data, reset, serta pin pengaturan mode operasi. Masukan clock berfungsi mengendalikan waktu perpindahan data, sedangkan masukan data menentukan nilai logika yang akan disimpan. Pada beberapa IC terdapat pin tambahan seperti output enable, shift/load, dan storage clock untuk mengatur proses pemuatan serta penampilan data pada keluaran. IC 74LS164 merupakan shift register 8-bit dengan konfigurasi Serial In Parallel Out (SIPO). IC ini menerima data melalui dua masukan serial A dan B yang dikombinasikan menggunakan fungsi logika AND. Data kemudian digeser pada setiap tepi clock aktif dan dapat diamati melalui delapan keluaran QA hingga QH. IC 74LS164 juga dilengkapi Master Reset aktif rendah untuk menghapus seluruh isi register menjadi nol. Komponen ini banyak digunakan untuk mengubah data serial menjadi keluaran paralel. Gambar 3.7 Konfigurasi Pin IC 74LS164 (8-bit SIPO) IC 74LS165 merupakan shift register 8-bit dengan konfigurasi Parallel In Serial Out (PISO). IC ini memiliki delapan masukan data paralel yang memungkinkan sejumlah bit dimasukkan secara bersamaan. Ketika masukan Shift/Load berada pada kondisi LOW, data paralel dimuat ke dalam register. Setelah mode pergeseran diaktifkan, data dikeluarkan secara serial melalui keluaran QH mengikuti pulsa clock. IC ini sering digunakan untuk membaca beberapa masukan digital dengan jumlah jalur komunikasi yang lebih sedikit. Gambar 3.8 Konfigurasi Pin IC 74LS165 (8-bit PISO) IC 74LS194 merupakan universal bidirectional shift register 4-bit yang memiliki kemampuan menggeser data ke kanan, menggeser data ke kiri, memuat data secara paralel, serta mempertahankan keadaan sebelumnya. Pemilihan mode operasi dilakukan melalui dua masukan kontrol S0 dan S1. IC ini dilengkapi masukan data serial untuk kedua arah pergeseran, masukan data paralel, clock, reset, dan empat keluaran register. Kemampuan tersebut memungkinkan IC 74LS194 digunakan untuk mempelajari berbagai metode pemindahan data dalam satu rangkaian. Gambar 3.9 Konfigurasi Pin IC 74LS194 (4-bit Bidirectional Universal Shift Register) IC 74HC595 merupakan shift register 8-bit dengan konfigurasi Serial In Parallel Out yang dilengkapi output latch atau storage register. Data serial dimasukkan melalui pin DS dan digeser menggunakan sinyal shift clock SHCP. Setelah data tersimpan dalam shift register, pulsa pada storage clock STCP memindahkan data ke register keluaran sehingga perubahan output dapat dilakukan secara bersamaan. IC ini juga memiliki fasilitas output enable dan reset yang memberikan pengendalian tambahan terhadap kondisi keluaran. Gambar 3.10 Konfigurasi Pin IC 74HC595 (8-bit Shift Register dengan Output Latch) Berbagai IC shift register tersedia dalam keluarga TTL dan CMOS dengan konfigurasi serta fungsi yang berbeda. Daftar IC shift register yang umum digunakan dapat dilihat pada Tabel 3.5 berikut. Tabel 3.5 Daftar IC Shift Register TTL dan CMOS 3.3.2.2 Prinsip Kerja dan Rangkaian Dalam Prinsip kerja shift register didasarkan pada proses perpindahan data biner melalui beberapa flip-flop yang disusun secara berantai. Setiap flip-flop berfungsi menyimpan satu bit data, sedangkan sinyal clock digunakan untuk menentukan waktu perpindahan data dari satu tahap ke tahap berikutnya. Dalam implementasinya, shift register umumnya menggunakan D flip-flop karena memiliki karakteristik keluaran yang mengikuti nilai masukan pada saat tepi clock aktif. Pada rangkaian shift register yang menggunakan D flip-flop, masukan D pada flip-flop pertama menerima data serial dari sumber masukan. Keluaran Q dari flip-flop pertama kemudian dihubungkan ke masukan D flip-flop kedua, dan hubungan tersebut diteruskan hingga flip-flop terakhir. Ketika tepi clock aktif diberikan, data pada masukan flip-flop pertama disimpan pada keluarannya, sedangkan flip-flop berikutnya menangkap nilai keluaran tahap sebelumnya yang tersedia sebelum transisi clock terjadi. Proses perpindahan data berlangsung secara serempak sehingga setiap bit bergeser tepat satu posisi pada setiap pulsa clock. Sebagai contoh, pada shift register 4-bit dengan keadaan awal 0000, pemberian data serial 1 menyebabkan bit tersebut masuk ke flip-flop pertama setelah pulsa clock aktif. Pada pulsa berikutnya, bit yang telah tersimpan berpindah ke flip-flop kedua, sedangkan flip-flop pertama menerima data baru. Proses ini berlangsung terus-menerus hingga data mencapai flip-flop terakhir. Pada shift register SISO, data dimasukkan dan dikeluarkan secara serial sehingga setiap bit harus melewati sejumlah tahap penyimpanan sebelum mencapai keluaran. Pada shift register SIPO, data dimasukkan secara serial tetapi dapat diamati melalui beberapa keluaran paralel. Sementara itu, pada shift register PISO, data dimasukkan secara bersamaan melalui jalur paralel, kemudian digeser keluar satu per satu. Pada konfigurasi PIPO, data dimasukkan dan dikeluarkan secara paralel tanpa memerlukan proses pergeseran serial untuk membaca seluruh bit. Shift register universal memiliki rangkaian internal yang lebih kompleks karena dilengkapi gerbang logika dan rangkaian pemilih data untuk menentukan mode operasi. Melalui kombinasi sinyal kontrol, register dapat mempertahankan data, melakukan pergeseran ke kanan, melakukan pergeseran ke kiri, atau memuat data secara paralel. Rangkaian pengendali tersebut memberikan fleksibilitas dalam proses pemindahan dan pengolahan informasi biner. Dengan memahami susunan internal shift register, hubungan antara masukan data, pulsa clock, dan perubahan keadaan keluaran dapat dianalisis secara sistematis. Pemahaman tersebut penting untuk menentukan urutan perpindahan bit, mengidentifikasi kesalahan pengaturan mode operasi, serta memastikan bahwa proses penyimpanan dan transfer data berlangsung sesuai dengan karakteristik rangkaian. Gambar 3.11 Rangkaian Dalam IC Shift Register 3.3.2.3 Tabel Kebenaran (Truth Table) Shift Register Tabel kebenaran shift register menunjukkan hubungan antara data masukan, pulsa clock, dan perubahan keadaan keluaran pada setiap flip-flop. Tabel ini digunakan untuk menggambarkan proses perpindahan bit secara berurutan serta menentukan posisi data setelah sejumlah pulsa clock diberikan. Berbeda dengan tabel kebenaran gerbang logika kombinasional, tabel kebenaran shift register memperlihatkan perubahan keadaan yang dipengaruhi oleh data sebelumnya karena rangkaian memiliki elemen penyimpan. Pada shift register 4-bit dengan konfigurasi geser kanan, data serial dimasukkan melalui flip-flop pertama dan diteruskan menuju flip-flop berikutnya pada setiap pulsa clock aktif. Sebagai contoh, digunakan urutan masukan serial 1, 1, 0, dan 1 dengan keadaan awal seluruh flip-flop bernilai 0. Setiap pulsa clock menyebabkan data baru masuk ke flip-flop pertama, sedangkan data yang telah tersimpan bergeser satu posisi menuju tahap berikutnya. Tabel 3.6 Tabel Kebenaran Shift Register 4-bit Geser Kanan Berdasarkan tabel tersebut, pada pulsa clock pertama, data serial bernilai 1 masuk ke Q0 sehingga keadaan register menjadi 1000 apabila dibaca dalam urutan Q0, Q1, Q2, dan Q3. Pada pulsa kedua, data 1 kembali masuk ke Q0, sedangkan data sebelumnya bergeser menuju Q1 sehingga keadaan register menjadi 1100. Pada pulsa ketiga, masukan serial bernilai 0 menyebabkan Q0 menjadi 0, sementara dua bit sebelumnya berpindah menuju Q1 dan Q2. Pada pulsa clock keempat, masukan serial kembali bernilai 1 sehingga keadaan register menjadi 1011 dalam urutan Q0, Q1, Q2, dan Q3. Bit yang pertama kali dimasukkan telah mencapai Q3, sedangkan bit terakhir berada pada Q0. Kondisi tersebut menunjukkan bahwa setiap pulsa clock menyebabkan seluruh data yang tersimpan bergeser satu posisi menuju flip-flop berikutnya. Melalui tabel kebenaran tersebut dapat diketahui bahwa shift register mampu menyimpan dan memindahkan data secara berurutan sesuai dengan jumlah pulsa clock yang diterima. Urutan bit yang muncul pada keluaran bergantung pada arah pergeseran, posisi masukan, serta konfigurasi hubungan antarflip-flop. Oleh karena itu, tabel kebenaran menjadi salah satu acuan penting dalam menganalisis operasi shift register selama praktikum. 3.3.2.4 Timing Diagram Shift Register Timing diagram shift register merupakan representasi grafis yang menunjukkan hubungan antara sinyal clock, data masukan, dan perubahan keadaan keluaran terhadap waktu. Diagram ini digunakan untuk menggambarkan proses pergeseran bit dari satu flip-flop menuju flip-flop berikutnya pada setiap transisi clock aktif. Dengan mengamati timing diagram, urutan perpindahan data dapat dianalisis berdasarkan perubahan level logika HIGH dan LOW pada masing-masing keluaran. Pada shift register yang bekerja menggunakan tepi naik clock, perubahan keadaan keluaran terjadi ketika sinyal clock bertransisi dari kondisi LOW menuju HIGH. Data masukan harus berada dalam keadaan stabil selama interval waktu tertentu sebelum dan sesudah tepi clock aktif. Waktu minimum sebelum tepi clock disebut setup time, sedangkan waktu minimum setelah tepi clock disebut hold time. Kedua parameter tersebut diperlukan untuk memastikan data dapat disimpan dengan benar oleh flip-flop. Setiap pulsa clock aktif menyebabkan data yang tersimpan berpindah satu tahap menuju flip-flop berikutnya. Oleh karena itu, pola data yang muncul pada keluaran suatu tahap akan terlihat kembali pada keluaran tahap berikutnya setelah satu periode clock pada rangkaian shift register standar. Perubahan ini membentuk pola gelombang yang menunjukkan pergeseran informasi biner secara berurutan sepanjang susunan flip-flop. Pada IC 74LS164, data serial dimasukkan melalui jalur masukan dan digeser secara bertahap menuju keluaran QA hingga QH. Ketika pulsa clock diberikan secara berurutan, perubahan keadaan pada setiap keluaran menunjukkan proses perpindahan bit sepanjang delapan tahap register. Setelah sejumlah pulsa clock diterima, kombinasi keluaran paralel merepresentasikan data serial yang telah dimasukkan sebelumnya. Timing diagram juga dapat digunakan untuk menentukan hubungan antara jumlah pulsa clock dan posisi data yang tersimpan. Jika sebuah bit dimasukkan ke tahap pertama, bit tersebut akan berpindah menuju tahap berikutnya setiap kali pulsa clock aktif diberikan. Dengan demikian, pengamatan timing diagram membantu menjelaskan prinsip penyimpanan sementara, pemindahan data, dan konversi serial ke paralel pada rangkaian shift register. Melalui analisis timing diagram, kesesuaian antara perubahan keluaran dan tabel kebenaran dapat diperiksa secara lebih jelas. Pengamatan ini penting dalam praktikum sistem digital karena memungkinkan proses kerja shift register dipahami berdasarkan hubungan waktu antara sinyal clock dan data yang diproses. Gambar 3.12 Timing Diagram IC 74164 Shift Register
No.
Nama IC
Jenis Counter
Modulus
1 74LS90 Decade Counter MOD-10 2 74LS92 Divide-by-12 Counter MOD-12 3 74LS93 Binary Ripple Counter MOD-16 4 74LS160 Synchronous Decade MOD-10 5 74LS161 Synchronous Binary MOD-16 6 74LS162 Synchronous Decade MOD-10 7 74LS163 Synchronous Binary MOD-16 8 74LS190 Up/Down Decade MOD-10 9 74LS191 Up/Down Binary MOD-16 10 74LS192 Up/Down BCD MOD-10 11 74LS193 Up/Down Binary MOD-16 12 CD4020 Binary Ripple MOD-16384 13 CD4024 Binary Ripple MOD-128 14 CD4040 Binary Ripple MOD-4096 15 CD4510 BCD Up/Down MOD-10 16 CD4516 Binary Up/Down MOD-16 17 CD4520 Dual Binary 2 x MOD-16 18 CD4017 Decade Johnson MOD-10 19 CD4022 Johnson Counter MOD-8 20 74HC393 Dual Binary 2 x MOD-16
Desimal QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1
Desimal QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1
Pulsa Clock ke- Output Aktif Q0-Q9 0 Q0 1000000000 1 Q1 0100000000 2 Q2 0010000000 3 Q3 0001000000 4 Q4 0000100000 5 Q5 0000010000 6 Q6 0000001000 7 Q7 0000000100 8 Q8 0000000010 9 Q9 0000000001
No.
Tipe IC
Konfigurasi
Jumlah Bit
Fungsi Utama
1 74LS164 SIPO 8-bit Serial ke paralel 2 74LS165 PISO 8-bit Paralel ke serial 3 74LS166 PISO 8-bit Pemuatan paralel 4 74LS194 Universal 4-bit Geser dua arah 5 74LS595 SIPO + Latch 8-bit Keluaran dengan latch 6 74LS597 PISO 8-bit Pembacaan serial 7 74HC164 SIPO 8-bit Serial ke paralel 8 74HC165 PISO 8-bit Paralel ke serial 9 74HC595 SIPO + Latch 8-bit Ekspansi keluaran 10 74HC299 Universal 8-bit Pergeseran dua arah 11 CD4015 SIPO 2 x 4-bit Dua register geser 12 CD4031 Serial 64-bit Penundaan data 13 CD4094 SIPO + Latch 8-bit Konversi serial 14 CD4014 PISO 8-bit Input paralel 15 CD4021 PISO 8-bit Pembacaan data serial
Pulsa Clock Serial Input Q0 Q1 Q2 Q3 Awal - 0 0 0 0 1 1 1 0 0 0 2 1 1 1 0 0 3 0 0 1 1 0 4 1 1 0 1 1
Komentar
Posting Komentar